dongxuebin 发表于 2021-11-24 06:43

创维e900v21c变砖，ttl连接不上，线刷报错

创维e900v21c变砖，ttl连接不上，线刷报错，ttl报错日志
GXL:BL1:9ac50e:bb16dc;FEAT:ADFC318C:0;POC:3;RCY:0;EMMC:0;READ:0;0.0;CHK:0;
TE: 160377

BL2 Built : 18:58:24, Oct 25 2016.
gxl gc9db010 - xiaobo.gu@droid05

set vcck to 1080 mv
set vddee to 1050 mv
Board ID = 2, adc=154
CPU clk: 1200MHz
2layers board, use ddr_set
DDR chl: Rank0+1 @ 720MHz - FAIL
DDR chl: Rank0 @ 720MHz - FAIL
DDR chl: Rank0 16bit @ 720MHz - FAIL
DDR chl: ERR =@ 720MHz - FAIL
DQS-corr enabled
DDR scramble enabled

线刷报错日志
0x10105004 romcode/初始化ddr/读取初始化结果/命令结果返回错误

月光※傾城 发表于 2021-11-24 10:30

{znds6}{znds6}{znds6}{znds6}{znds6}{znds6}

hwonamco 发表于 2021-11-24 10:39

新款盒子就这样完结

水有嘉鱼 发表于 2021-11-24 10:48

什么配置型号

lmxx 发表于 2021-11-24 11:12

看准芯片型号，找线刷包，再干
页: [1]
查看完整版本: 创维e900v21c变砖，ttl连接不上，线刷报错